

YAMAP0503US

PATENT



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Kobayashi et al.

Serial No.: 0 8 / 900,436

Group No.:

Filed:

July 25, 1997

Examiner:

For:

CODE CONVERSION METHOD AND APPARATUS, CODE RECORDING MEDIUM,

CODE RECORDING APPARATUS AND CODE REPRODUCING APPARATUS

Assistant Commissioner for Patents Washington, D.C. 20231

TRANSMITTAL OF CERTIFIED COPY

Attached please find the certified copy of the foreign application from which priority is claimed for this case:

Country:

Japan

Application

8-201615

Number:

Filing Date:

July 31, 1996

WARNING: "When a document that is required by statute to be certified must be filed, a copy, including a photocopy or facsimile transmission of the certification synot agreeptable." 37 CFR 1.4(f) (emphasis

added).

SIGNATURE OF ATTORNEY

Reg. No.

26,725

Neil A. DuChez

(type or print name of attorney)

Tel. No. (216) 621-1113

1621 Euclid Ave.

19th Floor

P.O. Address

Cleveland, Ohio

44115

NOTE: The claim to priority need be in no special form and may be made by the attorney or agent, if the foreign application is referred to in the oath or declaration, as required by § 1.63.

CERTIFICATE OF MAILING/TRANSMISSION (37 CFR 1.8a)

I hereby certify that this correspondence is, on the date shown below, being:

MAILING

deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231.

Date: 10-30-97

FACSIMILE

☐ transmitted by facsimile to the Patent and Trademark Office.

Leah Foster

(type or print name of person certifying)

(Transmittal of Certified Copy [5-4])



(Translation)

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: July 31, 1996

Application Number : Heisei 8

Patent Appln. No. 201615

Applicant(s)

: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.

Wafer of the Patent Office

October 13, 1997

Hisamitsu ARAI

Commissioner,
Patent^Office

Seal of Commissioner of the Patent Office

Appln. Cert. No.

Appln. Cert. Pat. Hei 09-3080844



日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1996年 7月31日

出 願 番 号 Application Number:

平成 8年特許願第201615号

出 願 人 Applicant (s):

松下電器産業株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT



1997年10月13日

特許庁長官 Commissioner, Patent Office 荒井寿 標 順

出証番号 出証特平09-3080844

【書類名】 特許願

【整理番号】 2032480119

【提出日】 平成 8年 7月31日

【あて先】 特許庁長官殿

【国際特許分類】 H03M 7/00

【発明の名称】 符号変換方式及び符号変換装置

【請求項の数】 11

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 小林 良治

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代表者】 森下 洋一

【代理人】

【識別番号】 100078204

【弁理士】

【氏名又は名称】 滝本 智之

【選任した代理人】

【識別番号】 100097445

【弁理士】

【氏名又は名称】 岩橋 文雄

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 9308195

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 符号変換方式及び符号変換装置

【特許請求の範囲】

【請求項1】 入力データを変換するM通りの変換で構成される変換テーブルの内N通りの変換でのDSV (Digtal Sum Value) の絶対値が増大し、前記N通りの変換が前記変換テーブルのマッピング上で1個所に連続して存在する記録符号への変換で、前記入力データをスクランブルすることで、連続して前記DSVの絶対値が増大する変換を使用しない様に変換を行う符号変換方式において、DSVの変化量が所定の値を超えた時に、前記スクランブルのシードを変えて再変換することを特徴とする符号変換方式。

【請求項2】 DSVの絶対値が所定の値を超えた時に、スクランブルのシードを変えて再変換することを特徴とする請求項1記載の符号変換方式。

【請求項3】 記録したデータを再生する再生回路が所定のエラーレートを満足できないDSVの絶対値の変化が、長さLの期間を見た時に、DSVの絶対値の増加がKより大きい場合とすると、第1のスクランブルパターンと任意の場所の長さLの期間での特定ビットの異なるワード数が(M-N)/M以上の割合である第2のスクランブルパターンに対応するシードにてスクランブルをかけて再変換することを特徴とする請求項1、2記載の符号変換方式。

【請求項4】 1セクターのスクランブルをかける期間がHの記録フォーマットである時に、前記Hを請求項3記載のLで割った値をJ(JはH÷Lを小数点で切り上げた値)とする時に、請求項3を満足する前記J通りのスクランブルパターンに対応するシードにて順次スクランブルをかけてDSVの絶対値が所定の値以下、又は、DSVの変化量が所定の値以下になるまで再変換することを特徴とする請求項3記載の符号変換方式。

【請求項 5 】 DS Vの絶対値が所定の値を超えた時点、又は、DS Vの変化 量が所定の値を超えた時点より以前の所定の長さの部分のスクランブルパターン を変えて再変換することを特徴とする請求項 1 、 2 記載の符号変換方式。

【請求項 6】 予め1セクターの変換データのDSVを計算して、DSVが所 定の値以内に収まらない場合にスクランブルパターンを変えて再変換を行うこと で、予めDSVが所定の値以内に収まるスクランブルパターンを算出することを 特徴とする請求項1、2、3、4、5記載の符号変換方式。

【請求項7】 スクランブルのシード情報が、スクランブルのかかっていない 領域に記録されていることを特徴とする請求項1、2、3、4、5、6記載の符 号変換方式で生成したデータが記録されている記録媒体。

【請求項8】 変換すべき入力データと、前記入力データを書き込むメモリと、前記メモリより読み出されたデータのスクランブルを行うスクランブラーと、前記スクランブラーにてスクランブルされたデータを記録符号に変換する記録符号変調器と、前記変調器内で計算されたDSV値と所定の値、又は、所定の変化量とを比較する比較器と、前記比較器の比較結果を入力し、前記スクランブラーのシードを選択するシード選択信号を出力し、前記メモリの書き込みアドレスと、読み出しアドレスと、書き込み/読み出し制御信号を出力し、外部からのセクタースタート信号とデータイネーブル信号を入力し、外部へ変換失敗信号を出力するコントローラを具備することを特徴とする符号変換装置。

【請求項9】 セクターの先頭よりの位置を計算するセクターカウンターと、変調器内で計算されたDSV値と所定の値、又は、所定の変化量とを比較し、所定の値、又は、所定の変化量を超えた位置を前記セクターカウンターの出力より算出して出力する比較器と、前記比較器よりの前記所定の値を超えた位置を入力し、スクランブラーに再変換時に前記所定の値を超えた位置より前の所定の長さのタイミング信号を前記スクランブラーに出力し、メモリの書き込みアドレスと、読み出しアドレスと、書き込み/読み出し制御信号を出力し、外部からのセクタースタート信号とデータイネーブル信号を入力し、外部へ変換失敗信号を出力するコントローラを具備することを特徴とする請求項8記載の符号変換装置。

【請求項10】 セクターの先頭よりの位置をフレーム単位で計算するセクターカウンターと、変調器内で計算されたDSV値と所定の値、又は、所定の変化量を超えた位置をフレーム単位に出力する比較器と、スクランブラーに出力する再変換時に前記所定の値を超えた位置より前の所定の長さのタイミング信号がフレーム単位あるコントローラを具備することを特徴とする請求項9記載の符号変換装置。

【請求項11】 記録データを出力しないで1セクターのデータを変換し、DSVの絶対値又は変化量が所定の値内に収まっていることを確認した後に再度セクターの先頭より変換を行い、記録データを出力することを特徴とする請求項8、9、10記載の符号変換装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、情報記録装置における記録符号化方式に関する。

[0002]

【従来の技術】

一般に、記録媒体にディジタル情報系列を記録/再生する時は、ある一定の数のデータを単位として、記録/再生を行なう。この記録/再生の単位をセクターと呼ぶ。また、記録符号は、記録/再生手段の帯域幅を狭くするために、ランレングス制限を受けている。一般に、ランレングス制限を受けている符号は、一旦記録/再生時にエラーすると、再生した情報系列上で、エラー個所だけでなくその後もエラーが伝播することが知られている。これを防ぐ為にセクター内に一定間隔毎に記録データと見分けがつくような特定パターンを記録している。これは、シンクコードと呼ばれている。また、シンクコードで区切られて部分は、フレームと呼ばれている。

[0003]

図2は、従来の符号変換装置の一例である8/16符号変換装置のブロックダイアグラムを示している。入力された入力データにスクランブルをかけてから、8/16符号に変換している。この例では、論理アドレスのビット4よりビット7をスクランブラー7に入力して16論理アドレスごとにスクランブルのシードを切り替えてスクランブルパターンを変える様なスクランブルをかけて後に8/16符号変換を行っている。

[0004]

スクランブルは、8ビットの入力データと(数1)の生成多項式によるM系列 (Maximum length sequence系列)により生成されるデー

タを各々ビットごとに排他的論理和をとることで行っている。

[0005]

【数1】

$$X^{15} + X^4 + 1$$

[0006]

図3は、スクランブル回路例である。ビットクロックで動作するM系列生成用 ロード入力付きシフトレジスタ9の下位8ビットの出力をワードクロックでラッチし、8ビットの入力データと排他的論理和をとっている。

[0007]

8/16記録符号への変換は、2段階に分かれている。第1段階は、入力されたデータを、8/16記録符号のPPM(Pit Position Moduration)符号に変換する。第2段階は、PPM記録符号をPWM(Pulse Width Moduration)記録符号に変換する。この符号で実際にディスクへの記録を行う。

[0008]

(表1)、(表2)に、8/16記録符号(PPM)の変換テーブルの一部を示す。テーブルは、メイン(表1)とサブ(表2)の2つに分かれてる。 メインテーブルは変換すべきデータ(DataSymbol)が $0\sim255$ の

範囲で定義され、(表1)にはその一例として0~43までの変換テーブルを示

す。サブテーブルは、0~87の範囲で定義されている。

[0009]

【表1】

8/16変調符号の変換テーブル(メイン)

	State 1		State 2		State 3		State 4		
Data									
Symbol	MSB LSB	Next State	Code Word	Next State	Code Word MSB LSB	Next State	Code Word MSB LSB	Next State	
0	0010000000001801	1	0100000100100000	2	0010000000001001	1	0100000100100000	2	
1	9010000000010010	1	0010000000010010	1	1009000100100000	3	1000000100100000	3	
2	0010000100100000	2	0010000100100000	2	1000000000010010	1	10000000000010010	1	
3	0010000001001000	2	0100010010000000	4	0010000001001000	2	0100010010000000	4	
5	0010000010010000 0010000000100100	2	0010000010010010000	2	1000000100100000	2	1000000100100000	2	
6	0010000000100100	3	00100000000100100 0010000000100100	2 3	1001001000000000	4	10010010000000000	1 1	
7	0010000000100100	3	0100000000010010	l i	100010010010000000 0010000001001001	3	1000100100000000 01000000000010010	;	
á	0010000010010000	3	00100000010010000	3	1000010010000000	1	1000010010000000		
ğ	0010000100100000	3	0010000100100100000	3	1001001000000001	i	1001001000000001	l i	
io	0010010010000000	4	0010010010000000	l ă	1000100100000001	i	1000100100000001	l i	
iĭ	0010001001000000	i	0010001001000000	li	1000000010010000	3	1000000010010000	Ìз	
12	0010010010000001	i	0010010010000001	li	1000000010010000	Ž	1000000010010000	Ž	
13	00100010010000001	1 1	0010001001000001	li.	1000010010000001	ī	1000010010000001	Ιī	
14	0010000001001001	1	0100000000100100	3	0019000001001001	1	0100000000100100	3	
15	00100001001000001	1	00100010010000001	1	1000001001000001	1	1000001001000001	1	
16	0010000010010001	1	0010000100100001	1	1000000100100001	1	1000000100100001	1	
17	0010000000100010	1	0010000000100010	1	1000001001000000	4	1000001001000000	4	
18	0001000000001001	1	0100000010010000	2	0001000000001001	1	0100000010010000	2	
19	00100000000010001	! !	0010000000010001	1	1001000100000000	4	1001000100000000	4	
20	0001000000010010	! !	0001000000010010		1000100010000000	4	1000100010000000	1 4	
21 22	0000100000000010	1 1	00001000000000010	!	1000000010010001	!	1000000010010001	!	
23	00000100000000000 001000100010001	2	0000019000900001 0010001900100000	1 2	1000000001001001 1000000001001001	1	1000000001001001	1 2	
24	0010000100010000	2	0010000100010000	2	1000000001001000	3	1000000001001000 1000000001001001	3	
25	0010000010001000	2	0100000000100100	2	00100000010001000	2	0100000000100100	2	
26	0010000001000100	2	0010000001000100	2	1000000000100010	í	1000000000100010	lí	
žĩ	9001000100100000	2	0001000100100000	2	1000000000010001	lil	1000000000010001	li	
28	00100000000001000	2	0100000010010000	3	0010000000001000	ĺż	01000000100100000	j	
29	0001000010010000	2	0001090010010000	Ž	1001001000000010	ī	1001001000000010	Ιĭ	
30	0001000001001000		0100000100100000	3	0001000001001000	2	0100000100100000	3	
31	00010900000100190	2	0001090000100100	2	1001000100000001	1	1001000100000001	1	
32	00010000000000100	2	00010000000000100	2	1000100100000010	1	1000100100000010	1	
33	00010000000000100	3	00010808000000100	3	1000100010000001	1	1000100010000001	1	
34	0001000000100100	3	0001000000100100	3	1000000000100100	2	1000000000100100	2	
35	0001000001001000	3	0100001001000000	4	0001000001001000	3	0100001001000000	4	
36 37	0001000010010000	3	0001090018010000	3	1000000000100100	3	1000000000100100	3	
	9001000100100000	3	0001000100100000	3	1000010001000000	4	1000010001000000	•	
38 39	0010000000001000 0010000001000100	3	0100100100000001	1 2	00100000000001000	3	0100100100000001		
40	0010000001000100	3	0010880001000100 0108018010080001	3	1001000010000000 0010000010001000	3	1001000010000000	†	
41	0010000010001000	3	0010000100100010000	3	1000010010000010	1	0100010010000001 10000100100000010	Ιί	
42	0010001000100000	3	0010001000100010000	3	10000010001000001	Ż	1000001000100000	lż	
43	0010010001000000	4	0010010001000000	l i	1000010001000001	ไก้	1000010001000001	lí	
44	0001001001000000	1	0001001001000000	li	1000001000100000	3	1000001000100000	3	
45	00000010000000001	li	0100010001000000	1 4	1000001001000010	Ĭĭ	0100010001000000	I Ă	
		`		1				`	
	<u> </u>	ــــــــــــــــــــــــــــــــــــــ	L	L	<u> </u>	L	<u> </u>	Ь	

[0010]

【表2】

8/16変調符号の変換テーブル(サブ)

04-4-4			01-1-0			01-1-0			01-1- 4		
Data	State 1	State 2			State 3			State 4			
Symbol	Code Word MSB LSB	Next State	Code MSB	Word LSB	Next State	Code MSB	Word LSB	Next State	Code	Word	Next State
0	0000010010000000	4	1	010900000	4		001001000	2		001001000	2
1	0000100100000000	4		100000000	4		001001000	3		001001000	3
2	0001001000000000	4		000000000	4		000001001	!		000001001	!!
3	0000001001000000	4		000000001	1		000000000	4		000000001	1!
4 5	0000000100100000	3		0000000010 000000000	1		000000100	3	0100100	000000010	
6	0000000010010000 0000000001001001	3		000000100	4 2		000100100 001001000	3	01000011	000000100	2
7	0000000001001000	2		1000000000	1		000000100	2		1000000000	1 1
á	0000000010010000	2		010010000	3		00100100	2		010010000	3
ğ	0000000100100000	2		000100100	Ž		001001000	Ž		00100100	2
10	0000010001000000	Ā		000000100	4		0010000000	4		001000000	4
11	0000100010000000	4		010000000	4		001001000	13		001001000	3
12	0001000100000000	4	0001000	190000000	4	0100010	001001000	3	0100010	001001000	3
13	0010001000000000	4.		000000000	4		000000100	3		000000100	3
14	0000001000100000	3		000000100	3		010010000	3		000000100	3
15	0000000100010000	3		010010000	2		100100000	3		010010000	2 .
16	0000000010001000	3		0000000001	!		000001000	3		000000001	
17 18	0000000001000100 0000000001000100	3 2		0000000 10 000100100	1 3		010001000 010010000	3 2		000000010 000100100	3
19	001000001000100	2		100100000	3		100100000	2		100100100	3
20	0000000100010000	2		100100000	Ž		001001000	2		100100000	2
21	0000001000100000	2		000010010	li		0000001000	2		000010010	li
22	0000010010000001	ī		010000001	li		000100100	3		00100100	3
23	0000100103000001	l i		100000001	li		010010000	3		010010000	3
24	0001001000000001	1	0001001	000000001	1	0100100	010001000	2	0100100	010001000	2
25	00100100000000001	1	0010010	000000001	1		0000000100	2		0000000100	2
26	0000000001001001	[1		000000100	3		000000001	1		0000000100	3
27	0000900010010001	1 1		100000001	1 !		000000010] [100000001	1
26	0000000100100901	[]		000000100	2		000001001	1!		0000000100	2
29	0999091001000001	1.		000000010	l !		000018010			800000010	1 1
30 31	0000100001000000	4		001000000	4		000100100	2 2		000100100	2 2
32	0901080010000000 001008010800000	1 4		010000000 100000000	1 7		061901000 080801001	1		001801800 000001801	1 1
33	0000010000100000	3		200120000	3		001001001	Ιi		001001001	H
34	00000100010000	3		000010010	lĭ		100100000	3		000010010	l i
35	0900000100001000	ď		000010001	li		000001000	l š		000010001	l i
36	0000000010000100	Š		010000000	l à		001000100	3		0109220000	4
37	0800010000100000	2		000100000	2		000000001	li	1000001	000000001	i i
38	0000000010000100	l 2		080100100	Ī		010010000	2		000100100	3
39	0000000100001000	2	0100010	000100100	2	1000100	100100000	2		000100100	2
40	0000081000010000	2	1	0000100010	1		000001000	2		000100010	1 .
41	0000010001000001			001000001	1 1		2000000010	1 !		000060010	1 1
42	0000010010000010	1 !		010000010	!		100000000	1 4		100000000	1 4
43	9600189010900001	1!		010000001	1!		001000100] ?	1	001000100	
4	0000100100300010			100000010	11		000001001	1 1		000001001	1
45	0001000100000001	1!		100000001	!!		1910001000			10001000	3
46	0001001000000010	1 1	(WIW)	0000000010	1	1001000	100010000	3	ו וועטון	100010000	3

[0011]

各テーブルは、4つのステートに分かれている。各ステート毎にDataSy

mbolに対応するPPM記録符号(Codeword)と次のステート(NextState)が定義されている。時系列上の次のDataSymbolに対応するステートが、このNextStateとなる。(表1)、(表2)で変換されたPPM符号をPWM符号に変換することで、実際に記録するコードを得る

[0012]

DSV (Digtal Sum Value)は、PWM記録符号 (Codeword)でのビット (チャネルビット)で、"0"を-1、"1"を+1として、セクターの先頭より変換しているワードまで加算 (Sum)した値である (ただし、セクターの先頭の値は、0)。8/16符号では、この値を0に近づける様に制御する。この様にすると、記録符号の低域周波数成分が0に近くなり、アナログ回路で、再生信号の低周波数帯域をカットしていても、出力にカットした周波数成分の影響がでなくて、エンベロープの変動が少なく、2値化時にジッターが少なくなり、再生時のエラーが少なくなる。

[0013]

具体的な制御方法であるが、メイン/サブテーブル切り替え、ステート1と4 の切り替えの2つの制御を行っている。

[0014]

メイン/サブテ-ブル切り替えでのDSV制御は、DataSymbolの値が87以下の時に、DataSymbol及びNextStateに対応するメイン/サブのテーブルの2つのCodewordの内で、DSVの小さい方を採用する制御である。

[0015]

ステ-ト1と4の切り替えでのDSV制御は、DataSymbolの値は8 8以上の時に、ステート1又はステート4の時に2つのステートのDSVの内小さい方を採用する。ただし、前のワードとの接続部のランレングスが、2から1 0であることを条件とする。

[0016]

具体的な変換方法は、2段階に分かれている。第1段階は、スクランブルされ

たデータをセクターの先頭よりPPM符号に変換を行う。図4は、1セクターのデータの変換処理の一例を示したフローチャートである。尚、セクターの先頭のDSVは、0である。

[0017]

セクターの先頭でシンクコードを選び、次のステートを1としている。入力されたスクランブル後のデータ、DataSymbolが87以下ならばNextStateで決まるメイン/サブの2つの候補の内、DSVの小さい方を採用する。DataSymbolが88以上で、ステートが1又は4ならば、ステート1と4の内DSVの小さくて前のワードとの接続部のランレングスが2から10である方を採用する。採用したCodewordのNextStateで次のDataSymbolを同様の処理を行い、1フレームのデータを変換する。この処理を1セクターのデータに対し行う。

[0018]

第2段階は、変換したPPM記録符号をセクターの先頭以前のPWM記録符号が"0"だとしてPWM記録符号に変換する。

[0019]

図5は、8/16変換器の構成を示したブロック図である。スクランブルの終了した入力データと88との大小を比較した結果と前のワードのネクストアドレスより、DSV制御モードコントロール18がメインテーブルROM11よりのNextStateに対応した出力(変換データ、ワード単位のDSV、NextState)と、NextStateが1又は4の場合のNextStateが4又は1の出力(変換データ、ワード単位のDSV、NextState)とサブテーブルROM12の出力(変換データ、ワード単位のDSV、NextState)とサブテーブルROM12の出力(変換データ、ワード単位のDSV、NextState)の3つより2つをクロスバースイッチ13で選択し、DSV演算回路14でDSVを演算して、その絶対値の大小比較を比較器17で行い、小さい方の変調データ、DSV、NextStateをセレクター15にて選択して、PWM変換回路16にて選択した変調データのPWM変換を行っている。

[0020]

【発明が解決しようとする課題】

しかしながら、従来の符号変換装置では、8/16符号の様な準DCフリー符号、即ち、全部でM通りの変換がある符号変換で、N通りの変換でDSV(Digt al Sum Value)の絶対値が増大する符号変換である符号の場合、たとえ入力データにスクランブルがかかっていても、DSVが発散していしまう入力データのパターンが存在する(8/16符号の場合全体の約1/4の変換でDSVが増大する)。

[0021]

即ち、従来の符号変換装置で変換して記録したデータを再生する時に、再生信号のエンベロープが急激にシフト変動し、たとえ再生回路でエンベロープ補正を行ない、且つ、記録した入力データにECC (Error Correction Code) が含まれていても、ECC訂正能力以上にエラーが多くなり、元の情報系列が復号できなくなる問題があった。

[0022]

【課題を解決するための手段】

この問題を解決する為に、DSVの絶対値を所定の値以下に抑えることで、再生データのエラー数をECCの訂正能力以下の数に抑えることにより解決される。本符号変換装置に使用する符号変換手段は、スクランブルパターンを適応的に変えて、連続してDSVの絶対値が増大する変換を使用しない様にして解決している。

[0023]

本願の請求項1の発明は、入力データを変換するM通りの変換で構成される変換テーブルの内N通りの変換でのDSV (Digtal Sum Value) の絶対値が増大し、前記N通りの変換が前記変換テーブルのマッピング上で1個所に連続して存在する記録符号への変換で、前記入力データをスクランブルすることで、連続して前記DSVの絶対値が増大する変換を使用しない様に変換を行う符号変換方式において、DSVの変化量が所定の値を超えた時に、前記スクランブルのシードを変えて再変換することを特徴とする符号変換方式である。即ち、変調器にて入力データを変換する時に常にDSVの絶対値を算出しておき、所定の期間の変化量が所定の値を超えた時に、スクランブルのシードを適当に変えて入力データを最

初から再変換してDSVの絶対値を所定の値以下になるまで繰り返し処理を行う ことを特徴とするものである。

[0024]

本願の請求項2の発明は、DSVの絶対値が所定の値を超えた時に、スクランブルのシードを変えて再変換することを特徴とする請求項1記載の符号変換方式である。即ち、請求項1の簡易方式で、通常のDSV値は0近辺にあることを想定している。変調器にて入力データを変換する時に常にDSVの絶対値を算出しておき、所定の値を超えた時に、スクランブルのシードを適当に変えて入力データを最初から再変換してDSVの絶対値を所定の値以下になるまで繰り返し処理を行うことを特徴とするものである。

[0025]

本願の請求項3の発明は、記録したデータを再生する再生回路が所定のエラーレートを満足できないDSVの絶対値の変化が、長さLの期間を見た時に、DSVの絶対値の増加がKより大きい場合とすると、第1のスクランブルパターンと任意の場所の長さLの期間での特定ビットの異なるワード数が(M-N)/M以上の割合である第2のスクランブルパターンに対応するシードにてスクランブルをかけて再変換することを特徴とする請求項1、2記載の符号変換方式である。

[0026]

即ち、スクランブルのシードを変えて入力データを最初から再変換してする時に、シードを変えるアルゴリズムを示している。長さLに対応した期間にDSVの絶対値の増加値がKを超えた時に使用したスクランブルパターンを第1のスクランブルパターンとし、再変換時に使用するスクランブルパターンを第2のスクランブルパターンとすると、第2のスクランブルパターンが、第1のスクランブルパターンと任意の場所の長さLの期間の一定間隔おきのビット、即ち、DSVの絶対値が増加する変換(N通り)であるかどうかを決めるビットに注目した時にそのビットが異なるワード数がL×(M-N/M)以上の期間に対応することを特徴とするものである。

[0027]

本願の請求項4の発明は、1セクターのスクランブルをかける期間がHの記録

フォーマットである時に、前記日を請求項3記載のLで割った値をJ(Jは日÷ Lを切り上げた値)とする時に、請求項3を満足する前記J通りのスクランブル パターンに対応するシードにて順次スクランブルをかけてDSVの絶対値が所定 の値以下、又は、DSVの変化量が所定の値以下になるまで再変換することを特 徴とする請求項3記載の符号変換方式である。即ち、請求項3の再変換時にセク ター内の他の場所で期間LでDSVの絶対値の増加値がKを超えた時に、更にシ ードを変えるアルゴリズムを示している。即ち、スクランブルをかけるセクター 内の期間を日とした時、互いに請求項3の条件に合ったJ(H÷Lを切り上げた 値)通りのスクランブルパターンを順次適用してゆけば、J通り内に必ずどの長 さLの期間を見てもDSVの絶対値の増加は、K以下の値に収まることを特徴と するものである。

[0028]

本願の請求項5の発明は、DSVの絶対値が所定の値を超えた時点、又は、DSVの変化量が所定の値を超えた時点より以前の所定の長さの部分のスクランブルパターンを変えて再変換することを特徴とする請求項1、2記載の符号変換方式である。即ち、長さLに対応した期間にDSVの絶対値の増加値がKを超えた場所より前の部分のスクランブルパターンを変えることで、どの長さLの期間を見てもDSVの絶対値の増加はK以下の値に収まることを特徴とするものである

[0029]

本願の請求項6の発明は、予め1セクターの変換データのDSVを計算して、 DSVが所定の値以内に収まらない場合にスクランブルパターンを変えて再変換 を行うことで、予めDSVが所定の値以内に収まるスクランブルパターンを算出 することを特徴とする請求項1、2、3、4、5記載の符号変換方式である。即 ち、予めDSVを計算し、DSVの絶対値が所定の値又は変化量を超えないこと を確認してから記録データを出力する方式であり、DSVの絶対値が所定の値又 は変化量を超える場合に請求項1、2、3、4、5での再変換の処理を行うこと を特徴とするものである。

[0030]

本願の請求項7の発明は、スクランブルのシード情報が、スクランブルのかかっていない領域に記録されていることを特徴とする請求項1、2、3、4、5、6記載の符号変換方式である。即ち、請求項1、2、3、4、5、6で再変換時に変更したスクランブルをデコードする時に必要な手段を示している。記録時に、データフォーマット上でスクランブルのかかっていない領域にスクランブルのシードを記録しておき、再生時に、このシードによりスクランブルのデコードを行うことを特徴とするものである。

[0031]

本願の請求項8の発明は、変換すべき入力データと、前記入力データを書き込 むメモリと、前記メモリより読み出されたデータのスクランブルを行うスクラン ブラーと、前記スクランブラーにてスクランブルされたデータを記録符号に変換 する記録符号変調器と、前記変調器内で計算されたDSV値と所定の値、又は、 所定の変化量とを比較する比較器と、前記比較器の比較結果を入力し、前記スク ランブラーのシードを選択するシード選択信号を出力し、前記メモリの書き込み アドレスと、読み出しアドレスと、書き込み/読み出し制御信号を出力し、外部 からのセクタースタート信号とデータイネーブル信号を入力し、外部へ変換失敗 信号を出力するコントローラを具備することを特徴とする符号変換装置である。 即ち、請求項1、2、3、4での符号変換方式を適用した符号変換装置である。 変調器内で計算されるDSVは、常に比較器にて所定の値又は変化量と比較され 、所定の値又は変化量を超えると、再変換が必要とし、変換失敗信号を外部に出 力する。再変換のタイミングを変換失敗信号を受け取った外部の制御手段よりの セクタースタート信号のアサートで指示され、メモリより再度変換が失敗したデ ータが読み出され、シード選択信号を前回と変えてスクランブルを行い変換を行 う。この処理を変換が失敗しないまで行われるが、シードの種類の数のJ回行う までに失敗しないスクランブルパターンが選択される。

[0032]

本願の請求項9の発明は、セクターの先頭よりの位置を計算するセクターカウンターと、変調器内で計算されたDSV値と所定の値、又は、所定の変化量とを比較し、所定の値、又は、所定の変化量を超えた位置を前記セクターカウンター

の出力より算出して出力する比較器と、前記比較器よりの前記所定の値を超えた位置を入力し、スクランブラーに再変換時に前記所定の値を超えた位置より前の所定の長さのタイミング信号を前記スクランブラーに出力し、メモリの書き込みアドレスと、読み出しアドレスと、書き込み/読み出し制御信号を出力し、外部からのセクタースタート信号とデータイネーブル信号を入力し、外部へ変換失敗信号を出力するコントローラを具備することを特徴とする請求項8記載の符号変換装置である。即ち、請求項5での符号変換方式を適用した符号変換装置である。請求項8との違いは、比較器よりの比較結果が、所定の値又は変化量を超えたタイミングをセクター内の位置で示される点と、再変換時にコントローラは、その位置より前の所定の間のタイミングをスクランブラーに対し指示し、スクランブラーは、その区間のスクランブルパターンを前回より変える点である。

[0033]

本願の請求項10の発明は、セクターの先頭よりの位置をフレーム単位で計算するセクターカウンターと、変調器内で計算されたDSV値と所定の値、又は、所定の変化量を超えた位置をフレーム単位に出力する比較器と、スクランブラーに出力する再変換時に前記所定の値を超えた位置より前の所定の長さのタイミング信号がフレーム単位あるコントローラを具備することを特徴とする請求項9記載の符号変換装置である。即ち、請求項5での符号変換方式を簡易化した符号変換装置である。即ち、比較器よりの所定の値又は変化量を超えたタイミングをセクター内のフレームで示される点と、再変換時にコントローラは、そのフレーム前の所定の間のフレーム単位のタイミングをスクランブラーに対し指示し、スクランブラーは、その間のクランブルパターンを前回より変える点である。

[0034]

本願の請求項11の発明は、記録データを出力しないで1セクターのデータを変換し、DSVの絶対値又は変化量が所定の値内に収まっていることを確認した後に再度セクターの先頭より変換を行い、記録データを出力することを特徴とする請求項8、9、10記載の符号変換装置である。即ち、請求項6での符号変換方式を適用した符号変換装置である。即ち、最初に1セクターのDSVを計算して、所定のDSVの絶対値又は変化量以内に収まることを確認してから記録デー

タを出力する様に制御した符号変換装置である。

[0035]

【発明の実施の形態】

以下、本発明の第1の実施の形態について図面を参照しながら説明する。

[0036]

図1は、本符号変換装置の構成を示したブロック図である。データイネーブル信号と共に入力された入力データは、一旦コントローラ4よりの書き込みアドレスで示されたメモリ1の領域に書き込まれる。所定の量のデータが保持されてから、セクタースタート信号が外部よりアサートされ、書き込みされた順番に入力データがメモリ1より読み出され、コントローラ4よりのシード選択信号により、スクランブラー2でスクランブルされる。スクランブルされたデータは、8/16変調器3に入力され、PWMの8/16記録符号に変換される。この時に計算されるDSVを比較器5に出力し所定の値又は変化量を超えた時にコントローラに通知する。

[0037]

コントローラ4は、外部のコントローラに変換失敗を通知し、シード選択信号を変えることで、シードを変更して、セクタースタート信号がアサートされるまで再変換を待つ。セクタースタート信号がアサートされたら、セクターの先頭に対応するデータよりメモリ1から読み出し、再変換処理を行なう。再度変換に失敗したら、再度シードを変えて同様の処理を変換が失敗しなくなるまで行なう。

[0038]

シードの変更方法は、再生回路で、所定のエラーレートを満足できないDSVの変化量を期間LでK以上の変化がある場合、即ち、再生回路の応答が期間L以上でDSVの変化がK以上に対して所定のエラーレートを満足しない場合、Lに対応したワード数をGとすると、第1の(DSVが発散した)スクランブルパターンと、任意の位置のワード数Gの中で、特定のビットに注目して異なったワードがG×3/4以上ある第2のスクランブルパターンが、DSVを所定の値又は変化量内に収める為に必要である。

[0039]

即ち、8/16変調符号の場合、スクランブル後のデータの上位2ビットが00と01の一部分の場合にDSVが収束するパターンであり、01の一部分と10、11の場合がDSV発散パターンを含んでいる。この2ビットが00又は01になるとDSV発散は収まる。スクランブル後のデータの上位2ビットが、連続して01、10、11のパターンになっているのをG×3/4ワード以上異なるスクランブルパターンでスクランブルすると、スクランブル後のデータの上位2ビットが、ランダムになり、DSVが所定の値又は変化量内に収まる。

[0040]

例えば、G=45ワード時、45ワード内でスクランブルパターンの上位2ビットが異なるワードが34ワードあればよい。

[0041]

また、1セクターのスクランブルをかける期間をHとした時に、この様なスクランブルパターンを、H÷G通り用意すれば、この組み合わせのスクランブルパターン内でDSV発散は、防止できる。(数2)の生成多項式によるM系列によるスクランブルで、シードを変えることで可能である。

[0042]

【数2】

$$\times^{31} + \times^{25} + \times^{20} + \times^{5} + 1$$

[0043]

以下、本発明の第2の実施の形態について図面を参照しながら説明する。

図6は、本符号変換装置の構成を示したブロック図である。データイネーブル信号と共に入力された入力データは、一旦コントローラ20よりの書き込みアドレスで示されたメモリ1の領域に書き込まれる。所定の量のデータが保持されてから、セクタースタート信号が外部よりアサートされ、書き込みされた順番に入力データがメモリ1より読み出され、コントローラ20よりのシード選択信号により、スクランブラー19でスクランブルされる。スクランブルされたデータは、8/16変調器3に入力され、PWMの8/16記録符号に変換される。

[0044]

この時に計算されるDSVを比較器に出力し所定の値又は変化量を超えた時に セクターカウンター22にてセクター内のどのフレームでDSVが所定の値又は 変化量を超えたかを測定し、コントローラ20に通知する。コントローラ20は 、外部のコントローラに変換失敗を通知し、セクタースタート信号がアサートさ れるまで再変換を待つ。セクタースタート信号がアサートされたら、セクターの 先頭に対応するデータよりメモリ1から読み出し、再変換処理を行なう。

[0045]

この時、コントローラ20は、スクランブラー19にDSVが所定の値又は変化量を超えたフレーム又は前のフレームをフレーム信号で示し、スクランブラー19は、コントローラ20より指示されたフレームのスクランブルパターンを変えてスクランブルする。指定されたフレームのスクランブルを変えることで、DSVの増加を抑える。

[0046]

図7は、スクランブラーの回路の一例である。2つのスクランブラーの積を取るが、通常は、第1のスクランブラー23にてスクランブルをかけ、コントローラ20よりフレーム信号がアサートされた期間だけ第2のスクランブラー24と排他的論理和をとる。再度変換に失敗したら、第2のスクランブラーのシードを変えて同様の処理を変換が失敗しなくなるまで行なう。

[0047]

また、2パス方式にて、DSVが所定の値又は変化量を超えないことを確認して後外部に出力してもよい。

[0048]

【発明の効果】

いかなるパターンの情報系列が入力されても、記録データのDSVの絶対値が 所定の値以内に収まり、再生データのエラーレートが、所定のエラーレート以内 に収まり、記録した情報系列が復号できる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る符号変換装置のブロック図

【図2】

従来の符号変換装置の一例のブロック図

【図3】

スクランブラーの回路例を示す図

【図4】

8/16変調符号の変換処理を示す図

【図5】

8/16変調符号の変調回路の一例のブロック図

【図6】

本発明の第2の実施の形態に係る符号変換装置のブロック図

【図7】


本発明の第2の実施の形態に係る符号変換装置のスクランブラーのブロック図 【符号の説明】

- 1 メモリ
- 2 シード選択機能付きスクランブラー
- 3 8/16変調器
- 4 コントローラ
- 5 比較器
- 6 シード選択機能付きスクランブラー
- 7 排他的論理和ゲート
- 8 8ビットデータ幅フリップフロップ
- 9 ロード入力付きシフトレジスター
- 10 シードROM
- 11 メインテーブルROM
- 12 サブテーブルROM
- 13 クロスバースイッチ
- 14 DSV演算回路
- 15 セレクター


- 16 PWM変換回路
- 17 比較器
- 18 DSV制御モードコントロール
- 19 ゲート入力付きスクランブラー
- 20 コントローラ
- 2 1 比較器
- 22 セクターカウンター
- 23 $X^{15} + X^{10} + 1$ $X^{10} + 1$
- $24 \quad X^{31} + X^6 + X^4 + X^2 + 1$
- 25 論理積ゲート

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 本発明は、一部の変換で、DSV (Digtal Sum Value) の絶対値が増大する符号変換である符号のDSVの絶対値を所定の値以下に抑えることで、再生データのエラー数を所定の数に抑えることを目的とする。

【解決手段】 入力データを変換するM通りの変換で構成される変換テーブルの内N通りの変換でのDSV (Digtal Sum Value) の絶対値が増大し、前記N通りの変換が前記変換テーブルのマッピング上で1個所に連続して存在する記録符号への変換で、前記入力データをスクランブルすることで、連続して前記DSVの絶対値が増大する変換を使用しない様に変換を行う符号変換方式において、DSVの変化量が所定の値を超えた時に、前記スクランブルのシードを変えて再変換することを特徴とする符号変換方式。

【選択図】 図1

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005821

【住所又は居所】

大阪府門真市大字門真1006番地

【氏名又は名称】

松下電器産業株式会社

【代理人】

申請人

【識別番号】

100078204

【住所又は居所】

大阪府門真市大字門真1006 松下電器産業株式

会社内

【氏名又は名称】

滝本 智之

【選任した代理人】

【識別番号】

100097445

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業

株式会社内

【氏名又は名称】

岩橋 文雄

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社